Non 892.

CLIPPEDIMAGE= JP405129595A

PAT-NO: JP405129595A

DOCUMENT-IDENTIFIER: JP 05129595 A

TITLE: SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

PUBN-DATE: May 25, 1993

INVENTOR-INFORMATION:

NAME

SOSHIRO, YUUJI

ASSIGNEE-INFORMATION:

NAME COUNTRY

MATSUSHITA ELECTRON CORP N/A

APPL-NO: JP03288890

APPL-DATE: November 5, 1991

INT-CL (IPC): H01L029/784; H01L021/336

US-CL-CURRENT: 257/296

ABSTRACT:

PURPOSE: To provide a semiconductor device and a method for manufacturing

the

same in which a transistor and a memory cell can be reduced in size without deteriorating the characteristics due to hot carriers.

CONSTITUTION: A gate oxide film 2 has a thicker part than a part except an

of a gate electrode due to a gate bird's beak 2a at the end of the electrode and has a high hot carrier resistance. The periphery of a polycrystalline silicon film 3 of the electrode is surrounded by a silicon oxide film 4 and a sidewall 7a of the oxide film, its outside is further surrounded by a silicon nitride film 9 to hold a completely electric insulation from a wiring film. Oxidation for forming the beak 2a is conducted in a wet atmosphere at 850-950°C. The phosphorus concentration in the film 3 is 1×10<SP>20</SP> or less, and growth of a protrusion on the surface of the film 3 is suppressed.

COPYRIGHT: (C)1993, JPO& Japio

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-129595

(43)公開日 平成5年(1993)5月25日


(51)Int.Cl. ⁵ H 0 1 L 29/78 21/33		庁内整理番号	FI				技術表示箇所
27,55	-	8225—4M 8225—4M	H01L	29/ 78		301 301	_
			•	審查請求	未請求	請求	項の数6(全 5 頁)
(21)出願番号 特顯平3-288890			(71)出願人		43 子工業株式	公社	
(22)出顧日	平成3年(1991)11	月5日	(72)発明者	十代 身			1006番地 1006番地 松下電子
			(74)代理人	弁理士	宮井 時	扶	

(54) 【発明の名称 】 半導体装置およびその製造方法

(57)【要約】

【目的】 ホットキャリアにより特性を劣化させることなく、トランジスタ寸法およびメモリセル寸法を縮小することができる半導体装置およびその製造方法を提供する。

【構成】 ゲート酸化膜2はゲート電極端においてゲートバーズビーク2aによりゲート電極端以外より厚い部分を備えておりホットキャリア耐性が高い。ゲート電極の多結晶シリコン膜3の周囲をシリコン酸化膜4とシリコン酸化膜のサイドウォール7aにより囲み、配線膜との完全な電気的絶縁を保つ。ゲートバーズビーク2aを形成するための酸化は、850℃以上950℃以下でウェット雰囲気で行い、多結晶シリコン膜3中のリン濃度は1×10²0以下とし、多結晶シリコン膜3表面での突起成長を抑制する。



1 シリコン基板
2 ゲート酸化膜
2 a ゲート酸化膜
3 多結品シリコン酸
4 シリコン酸化膜 (第1のシリコン酸化膜)
5 n-拡散層
6 多結品シリコン酸化膜
7 シリコン酸化膜 (第2のシリコン酸化膜)
7 a サイド拡散層
8 n*拡散層
9 シリコン強化膜
9 シリコン強化膜

1

【特許請求の範囲】

【請求項1】 シリコン基板上にゲート酸化膜を介して 多結晶シリコン膜よりなるゲート電極を備えた半導体装 置であって、

前記ゲート電極の端部におけるゲート酸化膜の膜厚を厚 くし、前記ゲート電極の上部および側壁にシリコン酸化 膜とシリコン窒化膜からなる絶縁膜を設けたことを特徴 とする半導体装置。

【請求項2】 シリコン基板上に一様な膜厚で形成した ゲート酸化膜上に多結晶シリコン膜を堆積する工程と、 前記多結晶シリコン膜中にリンを添加する工程と、前記 リンを添加した多結晶シリコン膜上に第1のシリコン酸 化膜を堆積する工程と、前記第1のシリコン酸化膜と前 記多結晶シリコン膜をパターニングする工程と、熱酸化 法により前記多結晶シリコン膜の側壁表面を酸化する工 程と、第2のシリコン酸化膜を堆積し全面異方性エッチ ングにより前記第1のシリコン酸化膜および多結晶シリ コン膜の側壁に前記第2のシリコン酸化膜のサイドウォ ールを形成する工程と、前記第1および第2のシリコン 体装置の製造方法。

【請求項3】 多結晶シリコン膜中のリン濃度を1×1 020 c m-3以下にすることを特徴とする請求項2記載の 半導体装置の製造方法。

【請求項4】 第1のシリコン酸化膜は、常圧気相成長 法によりリンを4wt%以上含み、膜厚を200 nm以 上にすることを特徴とする請求項2または請求項3記載 の半導体装置の製造方法。

【請求項5】 多結晶シリコン膜の側壁表面の酸化温度 を850℃以上、950℃以下とし、かつ酸化雰囲気を 30 ウェット (H2 O) 雰囲気とし、かつ酸化膜厚を10n m以上、40nm以下とすることを特徴とする請求項 2、請求項3または請求項4記載の半導体装置の製造方 法.

【請求項6】 シリコン窒化膜の膜厚を20 nm以上、 60 n m以下とすることを特徴とする請求項2、請求項 3. 請求項4または請求項5記載の半導体装置の製造方 法.

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、半導体装置およびそ の製造方法に関し、特にセルフアラインコンタクト法に おけるMOSトランジスタの構造およびその製造方法に 係るものである。

[0002]

【従来の技術】DRAMを始めとする半導体装置の高集 積化、高密度化によりその製造方法にも種々の工夫がな されている。例えば半導体基板と配線膜とのコンタクト 形成方法においては従来のリソグラフィー法およびドラ イエッチング法によりコンタクトホールを形成して配線 50 り、ソース、ドレインはLDD構造となっている。

膜を堆積する方法から、最近ではコンタクトホールを自 己整合的に形成できるセルフアラインコンタクト法が考 案され、一部で実用化されている。この方法は従来の技 術に比べて例えばリソグラフィー工程での合わせ余裕を 考慮する必要がなく、メモリセルなど素子の微細化、高 集積化に有利である。

2

【0003】一方、素子の微細化によりトランジスタ寸 法も縮少される。ゲート幅が小さくなることによりホッ トキャリアなどの新たな課題も生じている。このホット 10 キャリアの対策としてはドレイン領域のゲート領域端に 低濃度の領域を設けるLDD(Lightly-Dop ed-Drain) 構造のトランジスタ等が考案されて いる。

【0004】図3に従来の技術によるDRAMメモリセ ルのセルフアラインコンタクト法の工程順断面図を、図 4に周辺回路部のNOSトランジスタ最終断面図を示 す。まず図3を用いて工程順に製造方法を説明する。ま ず、シリコン基板21上でLOCOS法により分離され た素子領域に熱酸化法によりゲート酸化膜22を形成 酸化膜上にシリコン窒化膜を堆積する工程とを含む半導 20 し、減圧気相成長法により多結晶シリコン膜23を堆積 する。次に多結晶シリコン膜23に熱拡散法によりリン を添加し低抵抗化させる。 さらに多結晶シリコン膜23 上に気相成長法によりシリコン酸化膜24を堆積し、リ ソグラフィー法およびドライエッチング法によりシリコ ン酸化膜24と多結晶シリコン膜23をパターニング し、図3(a) に示すようなゲート電板パターンを形成す る。続いてイオン注入法によりリンをイオン注入しLD Dトランジスタのn- 拡散層となるソース・ドレイン領 域25を形成する。

> 【0005】次に、図3(b) に示すように、減圧気相成 長法によりシリコン酸化膜27を全面に堆積する。 続い て、シリコン酸化膜27を全面異方性ドライエッチング して、図3(c) に示すように、多結晶シリコン膜23お よびシリコン酸化膜24の側壁にシリコン酸化膜のサイ ドウォール27aを形成する。さらに、イオン注入法に より砒素をイオン注入してn'拡散層28を形成し、L DDトランジスタとする。

【0006】次に、図3(d) に示すように、層間絶縁膜 として気相成長法によりシリコン酸化膜30を堆積し、 40 図3(e) に示すように、コンタクトホール形成用マスク としてホトレジストパターン31を形成する。 続いて異 方性ドライエッチングを行いコンタクトホールを形成 後、配線膜として多結晶シリコン膜32を堆積し、図3 (f) に示すようにパターニングして配線形成を行う。 【0007】このような従来の技術によるDRAMメモ リセルのセルフアラインコンタクトプロセスにより形成 された周辺回路部のMOSトランジスタの断面構造を図 4に示す。ゲート電極の多結晶シリコン膜23はシリコ ン酸化膜24,27aにより周囲を囲まれた構造とな

[8000]

【発明が解決しようとする課題】しかしながら、上記従 来の技術による半導体装置およびその製造方法では次の ような課題がある。トランジスタ寸法が縮小されゲート 幅が小さくなってくるとホットキャリアが発生し、特性 を劣化させる。これはキャリアがゲート部を通過する際 **電界により加速され、ゲート酸化膜22内に飛び込み、** しきい値電圧等に変動を与えるものである。ドレイン領 域をLDD構造にしてもゲート幅の縮小には限界があ

【0009】この発明は上記課題を解決するもので、特 にセルフアラインコンタクトプロセスにおいて、トラン ジスタ寸法を縮少してもホットキャリアによる特性劣化 のない半導体装置およびその製造方法を提供することを 目的とする。

(0010)

【課題を解決するための手段】請求項1記載の半導体装 置は、ゲート電極の端部におけるゲート酸化膜の膜厚を 厚くし、ゲート電極の上部および側壁にシリコン酸化膜 とシリコン窒化膜からなる絶縁膜を設けたことを特徴と する。請求項2記載の半導体装置の製造方法は、シリコ ン基板上に一様な膜厚で形成したゲート酸化膜上に多結 **品シリコン膜を堆積する工程と、多結晶シリコン膜中に** リンを添加する工程と、リンを添加した多結晶シリコン 膜上に第1のシリコン酸化膜を堆積する工程と、第1の シリコン酸化膜と多結晶シリコン膜をパターニングする 工程と、熱酸化法により多結晶シリコン膜の側壁表面を 酸化する工程と、第2のシリコン酸化膜を堆積し全面異 方件エッチングにより第1のシリコン酸化膜および多結 ォールを形成する工程と、第1および第2のシリコン酸 化膜上にシリコン窒化膜を堆積する工程とを含んでい

【0011】請求項3記載の半導体装置の製造方法は、 請求項2記載の半導体装置の製造方法において、多結晶 シリコン膜中のリン濃度を1×1020cm-3以下にする ことを特徴とする。請求項4記載の半導体装置の製造方 法は、請求項2または請求項3記載の半導体装置の製造 方法において、第1のシリコン酸化膜が、常圧気相成長 法によりリンを4wt%以上含み、膜厚を200mm以 40 上にすることを特徴とする。

【0012】請求項5記載の半導体装置の製造方法は、 請求項2.請求項3または請求項4記載の半導体装置の 製造方法において、多結晶シリコン膜の側壁表面の酸化 温度を850℃以上,950℃以下とし、かつ酸化雰囲 気をウェット (H2 O) 雰囲気とし、かつ酸化膜厚を1 Onm以上、40nm以下とすることを特徴とする。請 求項6記載の半導体装置の製造方法は、請求項2,請求 項3,請求項4または請求項5記載の半導体装置の製造 方法において、シリコン窒化膜の膜厚を20nm以上,

60 nm以下とすることを特徴とする。

[0013]

【作用】この発明の構成および製造方法によれば、ゲー ト酸化膜厚がホットキャリアの発生するゲート電極の端 部で厚くなっているため、ホットキャリアによる特性劣 化なしにゲート寸法を縮少することができる。

[0014]

【実施例】以下、この発明の一実施例を図1および図2 を用いて詳述する。図1はこの発明による半導体装置の 10 断面図、図2はこの発明による半導体装置の製造方法と してDRAMメモリセルのセルフアラインコンタクト法 の工程順断面図である。まず、図2を用いて工程順に製 造方法を説明する。

【0015】まず、シリコン基板1上でLOCOS法に より分離された素子領域に熱酸化法によりゲート酸化膜 2を一様に形成し、減圧気相成長法により多結晶シリコ ン膜3を300nm堆積する。次に多結晶シリコン膜3 に950℃でPOC13を用いた熱拡散法によりリンを 添加し低抵抗化させる。さらに多結晶シリコン膜3上に 常圧気相成長法によりリンを含んだシリコン酸化膜(第 1のシリコン酸化膜) 4を堆積し、リソグラフィー法お よびドライエッチング法によりシリコン酸化膜4と多結 晶シリコン膜3をパターニングし、図2(a)に示すよう なゲート電極パターンを形成する。続いてイオン注入法 によりリンを100KeVで5×1013cm-2注入しL DDトランジスタのn- 拡散層となるソース・ドレイン 領域5を形成する。

【0016】次に900℃ウェット酸化により、多結晶 シリコン膜3の個壁を酸化するとともに、図2(b) に示 **晶シリコン膜の側壁に第2のシリコン酸化膜のサイドウ 30 すように多結晶シリコン電極端にゲートバーズビーク2** aを形成し、ゲート酸化膜2の膜厚をゲート電極端部に おいて他のゲート部より厚くする。この時、シリコン酸 化膜4を通して酸化剤(H2O)が拡散し、多結晶シリ コン膜3の上面も酸化される。酸化条件や多結晶シリコ ン膜3中のリン濃度によっては、酸化後の多結晶シリコ ン膜表面の凹凸 (アスペリティ) が大きくなり、極端な 場合突起となり上層のシリコン酸化膜4中にまで侵入す ることもある。突起がシリコン酸化膜4中にまで侵入し た場合には、上層の配線膜(多結晶シリコン配線膜1 2:図2(f) 参照) との完全な絶縁が不可能となり、素 子の不良の原因となる。異常な突起を成長させないため の酸化条件としては、温度が850℃以上で950℃以 下であり、酸化雰囲気はウェット雰囲気 (H2 O)であ ることが必要である。また酸化膜厚は薄い方が突起の成 長は小さいが、充分なゲートバーズビーク2a形成のた めには少なくとも10 nm以上の酸化が必要であり、4 Onm以下の酸化であれば突起は小さい。 また突起の成 長は多結晶シリコン膜3中のリン濃度にも依存し、成長 を抑えるためにはリン濃度を1×1020 cm-3以下にす 50 ることが必要である。また、多結晶シリコン膜3上のシ

リコン酸化腺4は、突起が成長してもゲート電極となる 多結晶シリコン膜3と上層の配線膜(12:図2(f)参 照) との絶縁を充分たもつためには、少なくとも200 nm以上の膜厚が必要であり、多結晶シリコン膜3への 応力を抑え、突起成長を緩和するために4wt%以上の リンを含んでいることが必要である。

【0017】続いて減圧気相成長法によりシリコン酸化 膜(第2のシリコン酸化膜)7を300nm全面に堆積 すると、図2(b) の構造となる。その後、シリコン酸化 すように、多結晶シリコン膜3およびシリコン酸化膜4 の個壁にシリコン酸化膜のサイドウォールフaを形成す る。さらにイオン注入法により砒素を20KeVで5× 1015 cm-2注入してn+ 拡散層8を形成しLDDトラ ンジスタとする。次に図2(d) に示すように、層間絶縁 膜として減圧気相成長法によりシリコン窒化膜9を20 nm堆積する。このシリコン窒化膜9は多結晶シリコン 膜3と上層の配線膜(12;図2(f)参照)との絶縁を 完全にするために必要で、膜厚は少なくとも20 n m以 上は必要である。また厚すぎると基板1への応力が大き 20 くなるため60 n m以下にする必要がある。

【0018】次にシリコン酸化膜10を150nm堆積 した後、図2(e) に示すように、コンタクトホール形成 用マスクとしてホトレジストパターン11を形成する。 続いて異方性ドライエッチングを行いコンタクトホール を形成後、配線膜として多結晶シリコン配線膜12を堆 積し、図2(f) に示すようにパターニングして配線形成 を行う.

【0019】このようにしてこの製造方法のDRAMメ モリセルのセルフアラインコンタクトプロセスにより形 30 成された周辺回路部のMOSトランジスタの断面構造を 示したのが図1である。図1に示すように、ゲート酸化 膜2はゲート電極端においてゲートバーズビーク2aに よりゲート電極端以外より厚い部分を備え、ゲート電極 の多結晶シリコン膜3はシリコン酸化膜4,7aにより 周囲を囲まれ、かつその外周はさらにシリコン窒化膜9 で囲まれており、多結晶シリコン配線膜12(図2(f) 参照)との電気的絶縁が完全に保たれている。ソース、 ドレインはLDD構造となっている。

【0020】以上のようにこの実施例によれば、ゲート 40

酸化膜2の膜厚がホットキャリアの発生するゲート電極 端で厚くなっているため、ゲート寸法を縮少してもホッ トキャリアによる特性の劣化がない。またゲート酸化膜 2をゲート電極端で厚くするための酸化工程において多 結晶シリコン膜の突起成長がないように、かつ充分な絶 緑が保てるような機造、方法となっている。このように この発明によれば、一層微細化が可能な半導体装置を提 供できる。

6

[0021]

膜7を全面異方性ドライエッチングして、図2(c) に示 10 【発明の効果】以上のようにこの発明によれば、ゲート 酸化膜厚がホットキャリアの発生するゲート電極端で厚 くなっているため、ゲート寸法を縮少してもホットキャ リアによる特性の劣化がない。またゲート酸化膜をゲー ト電極端で厚くするための酸化工程において多結晶シリ コン膜の突起成長がないように、かつ充分な絶縁が保て るような構造、方法となっている。このようにこの発明 によれば、一層微細化が可能な半導体装置を提供でき る.

【図面の簡単な説明】

【図1】この発明の一実施例を示すMOSトランジスタ 部の断面図である。

【図2】この発明の一実施例を示すメモリセル部の工程 順断面図である。

【図3】従来の技術によるメモリセル部の工程順断面図 である.

【図4】従来の技術によるMOSトランジスタ部の断面 図である。

【符号の説明】

- シリコン基板
- ゲート酸化膜 2
- 2 a ゲートバーズビーク
- 3 多結晶シリコン膜
- シリコン酸化膜 (第1のシリコン酸化膜) 4
- 5 n- 拡散層
- 多結晶シリコン酸化膜
- シリコン酸化膜 (第2のシリコン酸化膜) 7
- 7 a サイドウォール(シリコン酸化膜)
- 8 n' 拡散層
- シリコン窒化膜

【図4】

